1*91f16700Schasinglulu /* 2*91f16700Schasinglulu * Copyright (c) 2023, Linaro Limited and Contributors. All rights reserved. 3*91f16700Schasinglulu * 4*91f16700Schasinglulu * SPDX-License-Identifier: BSD-3-Clause 5*91f16700Schasinglulu */ 6*91f16700Schasinglulu 7*91f16700Schasinglulu #include <drivers/arm/gicv3.h> 8*91f16700Schasinglulu #include <plat/common/platform.h> 9*91f16700Schasinglulu 10*91f16700Schasinglulu static const interrupt_prop_t qemu_interrupt_props[] = { 11*91f16700Schasinglulu PLATFORM_G1S_PROPS(INTR_GROUP1S), 12*91f16700Schasinglulu PLATFORM_G0_PROPS(INTR_GROUP0) 13*91f16700Schasinglulu }; 14*91f16700Schasinglulu 15*91f16700Schasinglulu static uintptr_t qemu_rdistif_base_addrs[PLATFORM_CORE_COUNT]; 16*91f16700Schasinglulu 17*91f16700Schasinglulu static unsigned int qemu_mpidr_to_core_pos(unsigned long mpidr) 18*91f16700Schasinglulu { 19*91f16700Schasinglulu return plat_core_pos_by_mpidr(mpidr); 20*91f16700Schasinglulu } 21*91f16700Schasinglulu 22*91f16700Schasinglulu static gicv3_driver_data_t sbsa_gic_driver_data = { 23*91f16700Schasinglulu /* we set those two values for compatibility with older QEMU */ 24*91f16700Schasinglulu .gicd_base = GICD_BASE, 25*91f16700Schasinglulu .gicr_base = GICR_BASE, 26*91f16700Schasinglulu .interrupt_props = qemu_interrupt_props, 27*91f16700Schasinglulu .interrupt_props_num = ARRAY_SIZE(qemu_interrupt_props), 28*91f16700Schasinglulu .rdistif_num = PLATFORM_CORE_COUNT, 29*91f16700Schasinglulu .rdistif_base_addrs = qemu_rdistif_base_addrs, 30*91f16700Schasinglulu .mpidr_to_core_pos = qemu_mpidr_to_core_pos 31*91f16700Schasinglulu }; 32*91f16700Schasinglulu 33*91f16700Schasinglulu void sbsa_set_gic_bases(const uintptr_t gicd_base, const uintptr_t gicr_base) 34*91f16700Schasinglulu { 35*91f16700Schasinglulu sbsa_gic_driver_data.gicd_base = gicd_base; 36*91f16700Schasinglulu sbsa_gic_driver_data.gicr_base = gicr_base; 37*91f16700Schasinglulu } 38*91f16700Schasinglulu 39*91f16700Schasinglulu uintptr_t sbsa_get_gicd(void) 40*91f16700Schasinglulu { 41*91f16700Schasinglulu return sbsa_gic_driver_data.gicd_base; 42*91f16700Schasinglulu } 43*91f16700Schasinglulu 44*91f16700Schasinglulu uintptr_t sbsa_get_gicr(void) 45*91f16700Schasinglulu { 46*91f16700Schasinglulu return sbsa_gic_driver_data.gicr_base; 47*91f16700Schasinglulu } 48*91f16700Schasinglulu 49*91f16700Schasinglulu void plat_qemu_gic_init(void) 50*91f16700Schasinglulu { 51*91f16700Schasinglulu gicv3_driver_init(&sbsa_gic_driver_data); 52*91f16700Schasinglulu gicv3_distif_init(); 53*91f16700Schasinglulu gicv3_rdistif_init(plat_my_core_pos()); 54*91f16700Schasinglulu gicv3_cpuif_enable(plat_my_core_pos()); 55*91f16700Schasinglulu } 56*91f16700Schasinglulu 57*91f16700Schasinglulu void qemu_pwr_gic_on_finish(void) 58*91f16700Schasinglulu { 59*91f16700Schasinglulu gicv3_rdistif_init(plat_my_core_pos()); 60*91f16700Schasinglulu gicv3_cpuif_enable(plat_my_core_pos()); 61*91f16700Schasinglulu } 62*91f16700Schasinglulu 63*91f16700Schasinglulu void qemu_pwr_gic_off(void) 64*91f16700Schasinglulu { 65*91f16700Schasinglulu gicv3_cpuif_disable(plat_my_core_pos()); 66*91f16700Schasinglulu gicv3_rdistif_off(plat_my_core_pos()); 67*91f16700Schasinglulu } 68