1*91f16700Schasinglulu# Copyright 2020-2022 NXP 2*91f16700Schasinglulu# 3*91f16700Schasinglulu# SPDX-License-Identifier: BSD-3-Clause 4*91f16700Schasinglulu# 5*91f16700Schasinglulu 6*91f16700Schasinglulu# Adding SoC specific defines 7*91f16700Schasinglulu 8*91f16700Schasingluluifneq (${CACHE_LINE},) 9*91f16700Schasinglulu$(eval $(call add_define_val,PLATFORM_CACHE_LINE_SHIFT,${CACHE_LINE})) 10*91f16700Schasinglulu$(eval CACHE_WRITEBACK_GRANULE=$(shell echo $$((1 << $(CACHE_LINE))))) 11*91f16700Schasinglulu$(eval $(call add_define_val,CACHE_WRITEBACK_GRANULE,$(CACHE_WRITEBACK_GRANULE))) 12*91f16700Schasingluluendif 13*91f16700Schasinglulu 14*91f16700Schasingluluifneq (${INTERCONNECT},) 15*91f16700Schasinglulu$(eval $(call add_define,NXP_HAS_${INTERCONNECT})) 16*91f16700Schasingluluifeq (${INTERCONNECT}, CCI400) 17*91f16700SchasingluluICNNCT_ID := 0x420 18*91f16700Schasinglulu$(eval $(call add_define,ICNNCT_ID)) 19*91f16700Schasingluluendif 20*91f16700Schasingluluendif 21*91f16700Schasinglulu 22*91f16700Schasingluluifneq (${CHASSIS},) 23*91f16700Schasinglulu$(eval $(call add_define,CONFIG_CHASSIS_${CHASSIS})) 24*91f16700Schasingluluendif 25*91f16700Schasinglulu 26*91f16700Schasingluluifneq (${PLAT_DDR_PHY},) 27*91f16700Schasinglulu$(eval $(call add_define,NXP_DDR_${PLAT_DDR_PHY})) 28*91f16700Schasingluluendif 29*91f16700Schasinglulu 30*91f16700Schasingluluifneq (${PHYS_SYS},) 31*91f16700Schasinglulu$(eval $(call add_define,CONFIG_PHYS_64BIT)) 32*91f16700Schasingluluendif 33*91f16700Schasinglulu 34*91f16700Schasingluluifneq (${CSF_HDR_SZ},) 35*91f16700Schasinglulu$(eval $(call add_define_val,CSF_HDR_SZ,${CSF_HDR_SZ})) 36*91f16700Schasingluluendif 37*91f16700Schasinglulu 38*91f16700Schasingluluifneq (${OCRAM_START_ADDR},) 39*91f16700Schasinglulu$(eval $(call add_define_val,NXP_OCRAM_ADDR,${OCRAM_START_ADDR})) 40*91f16700Schasingluluendif 41*91f16700Schasinglulu 42*91f16700Schasingluluifneq (${OCRAM_SIZE},) 43*91f16700Schasinglulu$(eval $(call add_define_val,NXP_OCRAM_SIZE,${OCRAM_SIZE})) 44*91f16700Schasingluluendif 45*91f16700Schasinglulu 46*91f16700Schasingluluifneq (${NXP_ROM_RSVD},) 47*91f16700Schasinglulu$(eval $(call add_define_val,NXP_ROM_RSVD,${NXP_ROM_RSVD})) 48*91f16700Schasingluluendif 49*91f16700Schasinglulu 50*91f16700Schasingluluifneq (${BL2_BASE},) 51*91f16700Schasinglulu$(eval $(call add_define_val,BL2_BASE,${BL2_BASE})) 52*91f16700Schasingluluendif 53*91f16700Schasinglulu 54*91f16700Schasingluluifeq (${SEC_MEM_NON_COHERENT},yes) 55*91f16700Schasinglulu$(eval $(call add_define,SEC_MEM_NON_COHERENT)) 56*91f16700Schasingluluendif 57*91f16700Schasinglulu 58*91f16700Schasingluluifneq (${NXP_ESDHC_ENDIANNESS},) 59*91f16700Schasinglulu$(eval $(call add_define,NXP_ESDHC_${NXP_ESDHC_ENDIANNESS})) 60*91f16700Schasingluluendif 61*91f16700Schasinglulu 62*91f16700Schasingluluifneq (${NXP_SFP_VER},) 63*91f16700Schasinglulu$(eval $(call add_define,NXP_SFP_VER_${NXP_SFP_VER})) 64*91f16700Schasingluluendif 65*91f16700Schasinglulu 66*91f16700Schasingluluifneq (${NXP_SFP_ENDIANNESS},) 67*91f16700Schasinglulu$(eval $(call add_define,NXP_SFP_${NXP_SFP_ENDIANNESS})) 68*91f16700Schasingluluendif 69*91f16700Schasinglulu 70*91f16700Schasingluluifneq (${NXP_GPIO_ENDIANNESS},) 71*91f16700Schasinglulu$(eval $(call add_define,NXP_GPIO_${NXP_GPIO_ENDIANNESS})) 72*91f16700Schasingluluendif 73*91f16700Schasinglulu 74*91f16700Schasingluluifneq (${NXP_SNVS_ENDIANNESS},) 75*91f16700Schasinglulu$(eval $(call add_define,NXP_SNVS_${NXP_SNVS_ENDIANNESS})) 76*91f16700Schasingluluendif 77*91f16700Schasinglulu 78*91f16700Schasingluluifneq (${NXP_GUR_ENDIANNESS},) 79*91f16700Schasinglulu$(eval $(call add_define,NXP_GUR_${NXP_GUR_ENDIANNESS})) 80*91f16700Schasingluluendif 81*91f16700Schasinglulu 82*91f16700Schasingluluifneq (${NXP_FSPI_ENDIANNESS},) 83*91f16700Schasinglulu$(eval $(call add_define,NXP_FSPI_${NXP_FSPI_ENDIANNESS})) 84*91f16700Schasingluluendif 85*91f16700Schasinglulu 86*91f16700Schasingluluifneq (${NXP_SEC_ENDIANNESS},) 87*91f16700Schasinglulu$(eval $(call add_define,NXP_SEC_${NXP_SEC_ENDIANNESS})) 88*91f16700Schasingluluendif 89*91f16700Schasinglulu 90*91f16700Schasingluluifneq (${NXP_DDR_ENDIANNESS},) 91*91f16700Schasinglulu$(eval $(call add_define,NXP_DDR_${NXP_DDR_ENDIANNESS})) 92*91f16700Schasingluluendif 93*91f16700Schasinglulu 94*91f16700Schasingluluifneq (${NXP_QSPI_ENDIANNESS},) 95*91f16700Schasinglulu$(eval $(call add_define,NXP_QSPI_${NXP_QSPI_ENDIANNESS})) 96*91f16700Schasingluluendif 97*91f16700Schasinglulu 98*91f16700Schasingluluifneq (${NXP_SCFG_ENDIANNESS},) 99*91f16700Schasinglulu$(eval $(call add_define,NXP_SCFG_${NXP_SCFG_ENDIANNESS})) 100*91f16700Schasingluluendif 101*91f16700Schasinglulu 102*91f16700Schasingluluifneq (${NXP_IFC_ENDIANNESS},) 103*91f16700Schasinglulu$(eval $(call add_define,NXP_IFC_${NXP_IFC_ENDIANNESS})) 104*91f16700Schasingluluendif 105*91f16700Schasinglulu 106*91f16700Schasingluluifneq (${NXP_DDR_INTLV_256B},) 107*91f16700Schasinglulu$(eval $(call add_define,NXP_DDR_INTLV_256B)) 108*91f16700Schasingluluendif 109*91f16700Schasinglulu 110*91f16700Schasingluluifneq (${PLAT_XLAT_TABLES_DYNAMIC},) 111*91f16700Schasinglulu$(eval $(call add_define,PLAT_XLAT_TABLES_DYNAMIC)) 112*91f16700Schasingluluendif 113*91f16700Schasinglulu 114*91f16700Schasingluluifeq (${OCRAM_ECC_EN},yes) 115*91f16700Schasinglulu$(eval $(call add_define,CONFIG_OCRAM_ECC_EN)) 116*91f16700Schasingluluinclude ${PLAT_COMMON_PATH}/ocram/ocram.mk 117*91f16700Schasingluluendif 118