1*91f16700Schasinglulu /* 2*91f16700Schasinglulu * Copyright (c) 2016-2023, ARM Limited and Contributors. All rights reserved. 3*91f16700Schasinglulu * 4*91f16700Schasinglulu * Copyright (C) 2022-2023 Nuvoton Ltd. 5*91f16700Schasinglulu * 6*91f16700Schasinglulu * SPDX-License-Identifier: BSD-3-Clause 7*91f16700Schasinglulu */ 8*91f16700Schasinglulu 9*91f16700Schasinglulu #include <common/interrupt_props.h> 10*91f16700Schasinglulu #include <drivers/arm/gicv2.h> 11*91f16700Schasinglulu #include <plat/common/platform.h> 12*91f16700Schasinglulu #include <platform_def.h> 13*91f16700Schasinglulu 14*91f16700Schasinglulu static const interrupt_prop_t g0_interrupt_props[] = { 15*91f16700Schasinglulu INTR_PROP_DESC(FIQ_SMP_CALL_SGI, GIC_HIGHEST_SEC_PRIORITY, 16*91f16700Schasinglulu GICV2_INTR_GROUP0, GIC_INTR_CFG_LEVEL), 17*91f16700Schasinglulu }; 18*91f16700Schasinglulu 19*91f16700Schasinglulu gicv2_driver_data_t arm_gic_data = { 20*91f16700Schasinglulu .gicd_base = BASE_GICD_BASE, 21*91f16700Schasinglulu .gicc_base = BASE_GICC_BASE, 22*91f16700Schasinglulu .interrupt_props = g0_interrupt_props, 23*91f16700Schasinglulu .interrupt_props_num = ARRAY_SIZE(g0_interrupt_props), 24*91f16700Schasinglulu }; 25*91f16700Schasinglulu 26*91f16700Schasinglulu void plat_gic_driver_init(void) 27*91f16700Schasinglulu { 28*91f16700Schasinglulu gicv2_driver_init(&arm_gic_data); 29*91f16700Schasinglulu } 30*91f16700Schasinglulu 31*91f16700Schasinglulu void plat_gic_init(void) 32*91f16700Schasinglulu { 33*91f16700Schasinglulu gicv2_distif_init(); 34*91f16700Schasinglulu gicv2_pcpu_distif_init(); 35*91f16700Schasinglulu gicv2_cpuif_enable(); 36*91f16700Schasinglulu } 37*91f16700Schasinglulu 38*91f16700Schasinglulu void plat_gic_cpuif_enable(void) 39*91f16700Schasinglulu { 40*91f16700Schasinglulu gicv2_cpuif_enable(); 41*91f16700Schasinglulu } 42*91f16700Schasinglulu 43*91f16700Schasinglulu void plat_gic_cpuif_disable(void) 44*91f16700Schasinglulu { 45*91f16700Schasinglulu gicv2_cpuif_disable(); 46*91f16700Schasinglulu } 47*91f16700Schasinglulu 48*91f16700Schasinglulu void plat_gic_pcpu_init(void) 49*91f16700Schasinglulu { 50*91f16700Schasinglulu gicv2_pcpu_distif_init(); 51*91f16700Schasinglulu } 52