xref: /arm-trusted-firmware/plat/mediatek/mt8192/plat_sip_calls.c (revision 91f16700b400a8c0651d24a598fc48ee2997a0d7)
1*91f16700Schasinglulu /*
2*91f16700Schasinglulu  * Copyright (c) 2020-2022, MediaTek Inc. All rights reserved.
3*91f16700Schasinglulu  *
4*91f16700Schasinglulu  * SPDX-License-Identifier: BSD-3-Clause
5*91f16700Schasinglulu  */
6*91f16700Schasinglulu 
7*91f16700Schasinglulu #include <common/debug.h>
8*91f16700Schasinglulu #include <common/runtime_svc.h>
9*91f16700Schasinglulu #include <mtk_apusys.h>
10*91f16700Schasinglulu #include <mtk_sip_svc.h>
11*91f16700Schasinglulu #include <mt_spm_vcorefs.h>
12*91f16700Schasinglulu #include <plat_dfd.h>
13*91f16700Schasinglulu #include "plat_sip_calls.h"
14*91f16700Schasinglulu 
15*91f16700Schasinglulu uintptr_t mediatek_plat_sip_handler(uint32_t smc_fid,
16*91f16700Schasinglulu 				u_register_t x1,
17*91f16700Schasinglulu 				u_register_t x2,
18*91f16700Schasinglulu 				u_register_t x3,
19*91f16700Schasinglulu 				u_register_t x4,
20*91f16700Schasinglulu 				void *cookie,
21*91f16700Schasinglulu 				void *handle,
22*91f16700Schasinglulu 				u_register_t flags)
23*91f16700Schasinglulu {
24*91f16700Schasinglulu 	uint64_t ret;
25*91f16700Schasinglulu 	uint32_t rnd_val0 = 0U;
26*91f16700Schasinglulu 
27*91f16700Schasinglulu 	switch (smc_fid) {
28*91f16700Schasinglulu 	case MTK_SIP_VCORE_CONTROL_AARCH32:
29*91f16700Schasinglulu 	case MTK_SIP_VCORE_CONTROL_AARCH64:
30*91f16700Schasinglulu 		ret = spm_vcorefs_args(x1, x2, x3, (uint64_t *)&x4);
31*91f16700Schasinglulu 		SMC_RET2(handle, ret, x4);
32*91f16700Schasinglulu 		break;
33*91f16700Schasinglulu 	case MTK_SIP_APUSYS_CONTROL_AARCH32:
34*91f16700Schasinglulu 	case MTK_SIP_APUSYS_CONTROL_AARCH64:
35*91f16700Schasinglulu 		ret = apusys_kernel_ctrl(x1, x2, x3, x4, &rnd_val0);
36*91f16700Schasinglulu 		SMC_RET2(handle, ret, rnd_val0);
37*91f16700Schasinglulu 		break;
38*91f16700Schasinglulu 	case MTK_SIP_KERNEL_DFD_AARCH32:
39*91f16700Schasinglulu 	case MTK_SIP_KERNEL_DFD_AARCH64:
40*91f16700Schasinglulu 		ret = dfd_smc_dispatcher(x1, x2, x3, x4);
41*91f16700Schasinglulu 		SMC_RET1(handle, ret);
42*91f16700Schasinglulu 		break;
43*91f16700Schasinglulu 	default:
44*91f16700Schasinglulu 		ERROR("%s: unhandled SMC (0x%x)\n", __func__, smc_fid);
45*91f16700Schasinglulu 		break;
46*91f16700Schasinglulu 	}
47*91f16700Schasinglulu 
48*91f16700Schasinglulu 	SMC_RET1(handle, SMC_UNK);
49*91f16700Schasinglulu }
50