1*91f16700Schasinglulu /* 2*91f16700Schasinglulu * Copyright (c) 2021-2022, MediaTek Inc. All rights reserved. 3*91f16700Schasinglulu * 4*91f16700Schasinglulu * SPDX-License-Identifier: BSD-3-Clause 5*91f16700Schasinglulu */ 6*91f16700Schasinglulu 7*91f16700Schasinglulu #ifndef PMIC_WRAP_INIT_H 8*91f16700Schasinglulu #define PMIC_WRAP_INIT_H 9*91f16700Schasinglulu 10*91f16700Schasinglulu #include <stdint.h> 11*91f16700Schasinglulu 12*91f16700Schasinglulu #include "platform_def.h" 13*91f16700Schasinglulu #include <pmic_wrap_init_common.h> 14*91f16700Schasinglulu 15*91f16700Schasinglulu static struct mt8186_pmic_wrap_regs *const mtk_pwrap = (void *)PMIC_WRAP_BASE; 16*91f16700Schasinglulu 17*91f16700Schasinglulu /* timeout setting */ 18*91f16700Schasinglulu enum { 19*91f16700Schasinglulu TIMEOUT_RESET = 50, /* us */ 20*91f16700Schasinglulu TIMEOUT_READ = 50, /* us */ 21*91f16700Schasinglulu TIMEOUT_WAIT_IDLE = 50 /* us */ 22*91f16700Schasinglulu }; 23*91f16700Schasinglulu 24*91f16700Schasinglulu /* PMIC_WRAP registers */ 25*91f16700Schasinglulu struct mt8186_pmic_wrap_regs { 26*91f16700Schasinglulu uint32_t unused[776]; 27*91f16700Schasinglulu uint32_t wacs2_cmd; 28*91f16700Schasinglulu uint32_t wacs2_rdata; 29*91f16700Schasinglulu uint32_t wacs2_vldclr; 30*91f16700Schasinglulu }; 31*91f16700Schasinglulu 32*91f16700Schasinglulu enum { 33*91f16700Schasinglulu RDATA_WACS_RDATA_SHIFT = 0, 34*91f16700Schasinglulu RDATA_WACS_FSM_SHIFT = 16, 35*91f16700Schasinglulu RDATA_WACS_REQ_SHIFT = 19, 36*91f16700Schasinglulu RDATA_SYNC_IDLE_SHIFT = 20, 37*91f16700Schasinglulu RDATA_INIT_DONE_SHIFT = 22, 38*91f16700Schasinglulu RDATA_SYS_IDLE_SHIFT = 23, 39*91f16700Schasinglulu }; 40*91f16700Schasinglulu 41*91f16700Schasinglulu enum { 42*91f16700Schasinglulu RDATA_WACS_RDATA_MASK = 0xffff, 43*91f16700Schasinglulu RDATA_WACS_FSM_MASK = 0x7, 44*91f16700Schasinglulu RDATA_WACS_REQ_MASK = 0x1, 45*91f16700Schasinglulu RDATA_SYNC_IDLE_MASK = 0x1, 46*91f16700Schasinglulu RDATA_INIT_DONE_MASK = 0x1, 47*91f16700Schasinglulu RDATA_SYS_IDLE_MASK = 0x1, 48*91f16700Schasinglulu }; 49*91f16700Schasinglulu 50*91f16700Schasinglulu /* WACS_FSM */ 51*91f16700Schasinglulu enum { 52*91f16700Schasinglulu WACS_FSM_IDLE = 0x00, 53*91f16700Schasinglulu WACS_FSM_REQ = 0x02, 54*91f16700Schasinglulu WACS_FSM_WFDLE = 0x04, 55*91f16700Schasinglulu WACS_FSM_WFVLDCLR = 0x06, 56*91f16700Schasinglulu WACS_INIT_DONE = 0x01, 57*91f16700Schasinglulu WACS_SYNC_IDLE = 0x01, 58*91f16700Schasinglulu WACS_SYNC_BUSY = 0x00 59*91f16700Schasinglulu }; 60*91f16700Schasinglulu 61*91f16700Schasinglulu #endif /* PMIC_WRAP_INIT_H */ 62