1*91f16700Schasinglulu/* 2*91f16700Schasinglulu * Copyright (c) 2019, ARM Limited and Contributors. All rights reserved. 3*91f16700Schasinglulu * 4*91f16700Schasinglulu * SPDX-License-Identifier: BSD-3-Clause 5*91f16700Schasinglulu */ 6*91f16700Schasinglulu 7*91f16700Schasinglulu#include <arch.h> 8*91f16700Schasinglulu#include <asm_macros.S> 9*91f16700Schasinglulu#include <platform_def.h> 10*91f16700Schasinglulu 11*91f16700Schasinglulu .globl plat_is_my_cpu_primary 12*91f16700Schasinglulu .globl plat_my_core_pos 13*91f16700Schasinglulu 14*91f16700Schasinglulufunc plat_is_my_cpu_primary 15*91f16700Schasinglulu mrs x0, mpidr_el1 16*91f16700Schasinglulu and x0, x0, #(MPIDR_CLUSTER_MASK | MPIDR_CPU_MASK) 17*91f16700Schasinglulu cmp x0, #PLAT_PRIMARY_CPU 18*91f16700Schasinglulu cset x0, eq 19*91f16700Schasinglulu ret 20*91f16700Schasingluluendfunc plat_is_my_cpu_primary 21*91f16700Schasinglulu 22*91f16700Schasinglulu /* ----------------------------------------------------- 23*91f16700Schasinglulu * unsigned int plat_my_core_pos(void); 24*91f16700Schasinglulu * 25*91f16700Schasinglulu * result: CorePos = CoreId + (ClusterId << 2) 26*91f16700Schasinglulu * ----------------------------------------------------- 27*91f16700Schasinglulu */ 28*91f16700Schasinglulufunc plat_my_core_pos 29*91f16700Schasinglulu mrs x0, mpidr_el1 30*91f16700Schasinglulu and x1, x0, #MPIDR_CPU_MASK 31*91f16700Schasinglulu and x0, x0, #MPIDR_CLUSTER_MASK 32*91f16700Schasinglulu add x0, x1, x0, LSR #6 33*91f16700Schasinglulu ret 34*91f16700Schasingluluendfunc plat_my_core_pos 35