1*91f16700Schasinglulu// SPDX-License-Identifier: GPL-2.0+ OR BSD-3-Clause 2*91f16700Schasinglulu/* 3*91f16700Schasinglulu * Copyright (C) 2018-2022, STMicroelectronics - All Rights Reserved 4*91f16700Schasinglulu */ 5*91f16700Schasinglulu 6*91f16700Schasinglulu&ddr { 7*91f16700Schasinglulu st,mem-name = DDR_MEM_NAME; 8*91f16700Schasinglulu st,mem-speed = <DDR_MEM_SPEED>; 9*91f16700Schasinglulu st,mem-size = <DDR_MEM_SIZE>; 10*91f16700Schasinglulu 11*91f16700Schasinglulu st,ctl-reg = < 12*91f16700Schasinglulu DDR_MSTR 13*91f16700Schasinglulu DDR_MRCTRL0 14*91f16700Schasinglulu DDR_MRCTRL1 15*91f16700Schasinglulu DDR_DERATEEN 16*91f16700Schasinglulu DDR_DERATEINT 17*91f16700Schasinglulu DDR_PWRCTL 18*91f16700Schasinglulu DDR_PWRTMG 19*91f16700Schasinglulu DDR_HWLPCTL 20*91f16700Schasinglulu DDR_RFSHCTL0 21*91f16700Schasinglulu DDR_RFSHCTL3 22*91f16700Schasinglulu DDR_CRCPARCTL0 23*91f16700Schasinglulu DDR_ZQCTL0 24*91f16700Schasinglulu DDR_DFITMG0 25*91f16700Schasinglulu DDR_DFITMG1 26*91f16700Schasinglulu DDR_DFILPCFG0 27*91f16700Schasinglulu DDR_DFIUPD0 28*91f16700Schasinglulu DDR_DFIUPD1 29*91f16700Schasinglulu DDR_DFIUPD2 30*91f16700Schasinglulu DDR_DFIPHYMSTR 31*91f16700Schasinglulu DDR_ODTMAP 32*91f16700Schasinglulu DDR_DBG0 33*91f16700Schasinglulu DDR_DBG1 34*91f16700Schasinglulu DDR_DBGCMD 35*91f16700Schasinglulu DDR_POISONCFG 36*91f16700Schasinglulu DDR_PCCFG 37*91f16700Schasinglulu >; 38*91f16700Schasinglulu 39*91f16700Schasinglulu st,ctl-timing = < 40*91f16700Schasinglulu DDR_RFSHTMG 41*91f16700Schasinglulu DDR_DRAMTMG0 42*91f16700Schasinglulu DDR_DRAMTMG1 43*91f16700Schasinglulu DDR_DRAMTMG2 44*91f16700Schasinglulu DDR_DRAMTMG3 45*91f16700Schasinglulu DDR_DRAMTMG4 46*91f16700Schasinglulu DDR_DRAMTMG5 47*91f16700Schasinglulu DDR_DRAMTMG6 48*91f16700Schasinglulu DDR_DRAMTMG7 49*91f16700Schasinglulu DDR_DRAMTMG8 50*91f16700Schasinglulu DDR_DRAMTMG14 51*91f16700Schasinglulu DDR_ODTCFG 52*91f16700Schasinglulu >; 53*91f16700Schasinglulu 54*91f16700Schasinglulu st,ctl-map = < 55*91f16700Schasinglulu DDR_ADDRMAP1 56*91f16700Schasinglulu DDR_ADDRMAP2 57*91f16700Schasinglulu DDR_ADDRMAP3 58*91f16700Schasinglulu DDR_ADDRMAP4 59*91f16700Schasinglulu DDR_ADDRMAP5 60*91f16700Schasinglulu DDR_ADDRMAP6 61*91f16700Schasinglulu DDR_ADDRMAP9 62*91f16700Schasinglulu DDR_ADDRMAP10 63*91f16700Schasinglulu DDR_ADDRMAP11 64*91f16700Schasinglulu >; 65*91f16700Schasinglulu 66*91f16700Schasinglulu st,ctl-perf = < 67*91f16700Schasinglulu DDR_SCHED 68*91f16700Schasinglulu DDR_SCHED1 69*91f16700Schasinglulu DDR_PERFHPR1 70*91f16700Schasinglulu DDR_PERFLPR1 71*91f16700Schasinglulu DDR_PERFWR1 72*91f16700Schasinglulu DDR_PCFGR_0 73*91f16700Schasinglulu DDR_PCFGW_0 74*91f16700Schasinglulu DDR_PCFGQOS0_0 75*91f16700Schasinglulu DDR_PCFGQOS1_0 76*91f16700Schasinglulu DDR_PCFGWQOS0_0 77*91f16700Schasinglulu DDR_PCFGWQOS1_0 78*91f16700Schasinglulu DDR_PCFGR_1 79*91f16700Schasinglulu DDR_PCFGW_1 80*91f16700Schasinglulu DDR_PCFGQOS0_1 81*91f16700Schasinglulu DDR_PCFGQOS1_1 82*91f16700Schasinglulu DDR_PCFGWQOS0_1 83*91f16700Schasinglulu DDR_PCFGWQOS1_1 84*91f16700Schasinglulu >; 85*91f16700Schasinglulu 86*91f16700Schasinglulu st,phy-reg = < 87*91f16700Schasinglulu DDR_PGCR 88*91f16700Schasinglulu DDR_ACIOCR 89*91f16700Schasinglulu DDR_DXCCR 90*91f16700Schasinglulu DDR_DSGCR 91*91f16700Schasinglulu DDR_DCR 92*91f16700Schasinglulu DDR_ODTCR 93*91f16700Schasinglulu DDR_ZQ0CR1 94*91f16700Schasinglulu DDR_DX0GCR 95*91f16700Schasinglulu DDR_DX1GCR 96*91f16700Schasinglulu DDR_DX2GCR 97*91f16700Schasinglulu DDR_DX3GCR 98*91f16700Schasinglulu >; 99*91f16700Schasinglulu 100*91f16700Schasinglulu st,phy-timing = < 101*91f16700Schasinglulu DDR_PTR0 102*91f16700Schasinglulu DDR_PTR1 103*91f16700Schasinglulu DDR_PTR2 104*91f16700Schasinglulu DDR_DTPR0 105*91f16700Schasinglulu DDR_DTPR1 106*91f16700Schasinglulu DDR_DTPR2 107*91f16700Schasinglulu DDR_MR0 108*91f16700Schasinglulu DDR_MR1 109*91f16700Schasinglulu DDR_MR2 110*91f16700Schasinglulu DDR_MR3 111*91f16700Schasinglulu >; 112*91f16700Schasinglulu}; 113