xref: /arm-trusted-firmware/drivers/st/reset/stm32mp1_reset.c (revision 91f16700b400a8c0651d24a598fc48ee2997a0d7)
1*91f16700Schasinglulu /*
2*91f16700Schasinglulu  * Copyright (c) 2018-2019, STMicroelectronics - All Rights Reserved
3*91f16700Schasinglulu  *
4*91f16700Schasinglulu  * SPDX-License-Identifier: BSD-3-Clause
5*91f16700Schasinglulu  */
6*91f16700Schasinglulu 
7*91f16700Schasinglulu #include <errno.h>
8*91f16700Schasinglulu #include <limits.h>
9*91f16700Schasinglulu 
10*91f16700Schasinglulu #include <platform_def.h>
11*91f16700Schasinglulu 
12*91f16700Schasinglulu #include <common/bl_common.h>
13*91f16700Schasinglulu #include <common/debug.h>
14*91f16700Schasinglulu #include <drivers/delay_timer.h>
15*91f16700Schasinglulu #include <drivers/st/stm32mp_reset.h>
16*91f16700Schasinglulu #include <lib/mmio.h>
17*91f16700Schasinglulu #include <lib/utils_def.h>
18*91f16700Schasinglulu 
19*91f16700Schasinglulu static uint32_t id2reg_offset(unsigned int reset_id)
20*91f16700Schasinglulu {
21*91f16700Schasinglulu 	return ((reset_id & GENMASK(31, 5)) >> 5) * sizeof(uint32_t);
22*91f16700Schasinglulu }
23*91f16700Schasinglulu 
24*91f16700Schasinglulu static uint8_t id2reg_bit_pos(unsigned int reset_id)
25*91f16700Schasinglulu {
26*91f16700Schasinglulu 	return (uint8_t)(reset_id & GENMASK(4, 0));
27*91f16700Schasinglulu }
28*91f16700Schasinglulu 
29*91f16700Schasinglulu int stm32mp_reset_assert(uint32_t id, unsigned int to_us)
30*91f16700Schasinglulu {
31*91f16700Schasinglulu 	uint32_t offset = id2reg_offset(id);
32*91f16700Schasinglulu 	uint32_t bitmsk = BIT(id2reg_bit_pos(id));
33*91f16700Schasinglulu 	uintptr_t rcc_base = stm32mp_rcc_base();
34*91f16700Schasinglulu 
35*91f16700Schasinglulu 	mmio_write_32(rcc_base + offset, bitmsk);
36*91f16700Schasinglulu 
37*91f16700Schasinglulu 	if (to_us != 0U) {
38*91f16700Schasinglulu 		uint64_t timeout_ref = timeout_init_us(to_us);
39*91f16700Schasinglulu 
40*91f16700Schasinglulu 		while ((mmio_read_32(rcc_base + offset) & bitmsk) == 0U) {
41*91f16700Schasinglulu 			if (timeout_elapsed(timeout_ref)) {
42*91f16700Schasinglulu 				return -ETIMEDOUT;
43*91f16700Schasinglulu 			}
44*91f16700Schasinglulu 		}
45*91f16700Schasinglulu 	}
46*91f16700Schasinglulu 
47*91f16700Schasinglulu 	return 0;
48*91f16700Schasinglulu }
49*91f16700Schasinglulu 
50*91f16700Schasinglulu int stm32mp_reset_deassert(uint32_t id, unsigned int to_us)
51*91f16700Schasinglulu {
52*91f16700Schasinglulu 	uint32_t offset = id2reg_offset(id) + RCC_RSTCLRR_OFFSET;
53*91f16700Schasinglulu 	uint32_t bitmsk = BIT(id2reg_bit_pos(id));
54*91f16700Schasinglulu 	uintptr_t rcc_base = stm32mp_rcc_base();
55*91f16700Schasinglulu 
56*91f16700Schasinglulu 	mmio_write_32(rcc_base + offset, bitmsk);
57*91f16700Schasinglulu 
58*91f16700Schasinglulu 	if (to_us != 0U) {
59*91f16700Schasinglulu 		uint64_t timeout_ref = timeout_init_us(to_us);
60*91f16700Schasinglulu 
61*91f16700Schasinglulu 		while ((mmio_read_32(rcc_base + offset) & bitmsk) != 0U) {
62*91f16700Schasinglulu 			if (timeout_elapsed(timeout_ref)) {
63*91f16700Schasinglulu 				return -ETIMEDOUT;
64*91f16700Schasinglulu 			}
65*91f16700Schasinglulu 		}
66*91f16700Schasinglulu 	}
67*91f16700Schasinglulu 
68*91f16700Schasinglulu 	return 0;
69*91f16700Schasinglulu }
70