Lines Matching defs:result

21 	int result;
65 	result = ufshc_dme_get(VS_MPHY_DISABLE_OFFSET, 0, &data);
66 	assert((result == 0) && (data == VS_MPHY_DISABLE_MPHYDIS));
71 		result = ufshc_dme_get(TX_FSM_STATE_OFFSET, 0, &fsm0);
72 		assert(result == 0);
73 		result = ufshc_dme_get(TX_FSM_STATE_OFFSET, 1, &fsm1);
74 		assert(result == 0);
86 	result = ufshc_dme_get(VS_MK2_EXTN_SUPPORT_OFFSET, 0, &data);
87 	assert((result == 0) && (data == 0));
92 	(void)result;
98 	int result;
110 		result = ufshc_dme_set(0xd0a0, 0x0, 0x10);
111 		assert(result == 0);
113 		result = ufshc_dme_set(0x1556, 0x0, 0x48);
114 		assert(result == 0);
117 	result = ufshc_dme_get(PA_TACTIVATE_OFFSET, 0, &data);
118 	assert(result == 0);
120 		result = ufshc_dme_set(PA_TACTIVATE_OFFSET, 0, 7);
121 		assert(result == 0);
123 	result = ufshc_dme_get(PA_CONNECTED_TX_DATA_LANES_OFFSET, 0, &tx_lanes);
124 	assert(result == 0);
125 	result = ufshc_dme_get(PA_CONNECTED_RX_DATA_LANES_OFFSET, 0, &rx_lanes);
126 	assert(result == 0);
128 	result = ufshc_dme_set(PA_TX_SKIP_OFFSET, 0, 0);
129 	assert(result == 0);
130 	result = ufshc_dme_set(PA_TX_GEAR_OFFSET, 0, 3);
131 	assert(result == 0);
132 	result = ufshc_dme_set(PA_RX_GEAR_OFFSET, 0, 3);
133 	assert(result == 0);
134 	result = ufshc_dme_set(PA_HS_SERIES_OFFSET, 0, 2);
135 	assert(result == 0);
136 	result = ufshc_dme_set(PA_TX_TERMINATION_OFFSET, 0, 1);
137 	assert(result == 0);
138 	result = ufshc_dme_set(PA_RX_TERMINATION_OFFSET, 0, 1);
139 	assert(result == 0);
140 	result = ufshc_dme_set(PA_SCRAMBLING_OFFSET, 0, 0);
141 	assert(result == 0);
142 	result = ufshc_dme_set(PA_ACTIVE_TX_DATA_LANES_OFFSET, 0, tx_lanes);
143 	assert(result == 0);
144 	result = ufshc_dme_set(PA_ACTIVE_RX_DATA_LANES_OFFSET, 0, rx_lanes);
145 	assert(result == 0);
146 	result = ufshc_dme_set(PA_PWR_MODE_USER_DATA0_OFFSET, 0, 8191);
147 	assert(result == 0);
148 	result = ufshc_dme_set(PA_PWR_MODE_USER_DATA1_OFFSET, 0, 65535);
149 	assert(result == 0);
150 	result = ufshc_dme_set(PA_PWR_MODE_USER_DATA2_OFFSET, 0, 32767);
151 	assert(result == 0);
152 	result = ufshc_dme_set(DME_FC0_PROTECTION_TIMEOUT_OFFSET, 0, 8191);
153 	assert(result == 0);
154 	result = ufshc_dme_set(DME_TC0_REPLAY_TIMEOUT_OFFSET, 0, 65535);
155 	assert(result == 0);
156 	result = ufshc_dme_set(DME_AFC0_REQ_TIMEOUT_OFFSET, 0, 32767);
157 	assert(result == 0);
158 	result = ufshc_dme_set(PA_PWR_MODE_USER_DATA3_OFFSET, 0, 8191);
159 	assert(result == 0);
160 	result = ufshc_dme_set(PA_PWR_MODE_USER_DATA4_OFFSET, 0, 65535);
161 	assert(result == 0);
162 	result = ufshc_dme_set(PA_PWR_MODE_USER_DATA5_OFFSET, 0, 32767);
163 	assert(result == 0);
164 	result = ufshc_dme_set(DME_FC1_PROTECTION_TIMEOUT_OFFSET, 0, 8191);
165 	assert(result == 0);
166 	result = ufshc_dme_set(DME_TC1_REPLAY_TIMEOUT_OFFSET, 0, 65535);
167 	assert(result == 0);
168 	result = ufshc_dme_set(DME_AFC1_REQ_TIMEOUT_OFFSET, 0, 32767);
169 	assert(result == 0);
171 	result = ufshc_dme_set(PA_PWR_MODE_OFFSET, 0, 0x11);
172 	assert(result == 0);
182 	(void)result;